INTEGRATED CIRCUIT EDA ELITE CHALLENGE

English

Chinese

English

Competition Chair

大赛 Chair

Tsinghua University
Responsibility for the problem：
面向SystemVerilog Constraints的通用约束求解器;
标准单元电路的版图自动生成;

2007年7月毕业于清华大学微电子研究所，获工学博士学位。曾在美国Cadence伯克利实验室担任研究员。目前在清华大学微电子研究所任副研究员。主要研究领域包括为集成电路仿真，建模，和自动设计方法学。目前主要研究方向为用于模拟全流程敏捷设计的EDA工具开发。